嵌入式MPEG4解碼係統的設計(doc 6頁)

1 係統設計原理
係統設計包括硬件和軟件。硬件主要分控製係統、MPEG-4解碼係統、輸入數據源三部分。數據源可以是IDE接口設備(如硬盤)或網絡端口。控製係統對係統各部分進行監測和控製、完成數據流的傳輸等。如圖1所示，它主要由主控芯片、Flash和SRAM組成。主控芯片通過PCI總線控製係統其他模塊，是控製係統的核心；Flash裏固化嵌入式Linux操作係統，存放應用軟件和備份數據；SDRAM作為內存供係統運行使用。MPEG-4硬件解碼係統采用硬解碼方式，負責將輸入的MPEG-4數據流解碼成普通的電視信號，其核心是解碼芯片。為解決數據流不穩定的問題，解碼芯片通常使用SDRAM進行數據緩衝才可以保證正常解碼過程，解碼芯片的輸出數字音頻、視頻數據還要經數模轉換器(DAC)轉換成模擬電視圖像信號和聲音信號。解碼芯片通過I2C總線發送指令配置音、視頻數模轉換器。整個係統框圖如圖1所示。

..............................