DSP與FPGA實時信號處理係統介紹(doc 52頁)

DSP與FPGA實時信號處理係統介紹目錄：
1 信號處理係統的類型與常用處理機結構
2 用IP核實現的D/A轉換器的功能及特點
3 用VHDL語言編寫的程序
4 芯片的選擇和配置

DSP與FPGA實時信號處理係統介紹內容摘要：
實時信號處理係統要求必須具有處理大數據量的能力，以保證係統的實時性；其次對係統的體積、功耗、穩定性等也有較嚴格的要求。實時信號處理算法中經常用到對圖象的求和、求差運算，二維梯度運算，圖象分割及區域特征提取等不同層次、不同種類的處理。其中有的運算本身結構比較簡單，但是數據量大，計算速度要求高；有些處理對速度並沒有特殊的要求，但計算方式和控製結構比較複雜，難以用純硬件實現。因此，實時信號處理係統是對運算速度要求高、運算種類多的綜合性信息處理係統。
根據信號處理係統在構成、處理能力以及計算問題到硬件結構映射方法的不同，將現代信號處理係統分為三大類：
?指令集結構（ＩＳＡ）係統。在由各種微處理器、ＤＳＰ處理器或專用指令集處理器等組成的信號處理係統中，都需要通過係統中的處理器所提供的指令係統（或微代碼）來描述各種算法，並在指令部件的控製下完成對各種可計算問題的求解。
?硬連線結構係統。主要是指由專用集成電路（ＡＳＩＣ）構成的係統，其基本特征是功能固定、通常用於完成特定的算法，這種係統適合於實現功能固定和數據結構明確的計算問題。不足之處主要在於：設計周期長、成本高，且沒有可編程性，可擴展性差。

..............................