集成電路設計方法流程和工具概述(PPT 66頁)

第8章 設計方法、流程和工具
集成電路設計係列
本章概要
設計方法
設計流程
驗證方法
設計工具
簡化複雜係統
多個設計者並行工作
（某些）模塊可重用，基於單元庫的設計
易於實現計算機輔助設計
目標
加快設計、驗證和調試的過程
減少編碼到驗證之間的迭代次數
要求
完整的設計文檔
規範的編碼
詳細的解釋
完備的驗證環境和方法
強壯的腳本
必要性
加快研發時間
降低研發成本
提升係統集成能力
實例
一個好的設計師每天大約可設計100個邏輯門或30行RTL代碼（2005年前）
100K門的設計大約需要1人工作1000天或者5人工作100年
10M門的設計大約需要1人工作10萬天或者500人工作1年
公司曆史研發的積累
優點：費用低
缺點：不能滿足大多數SoC設計的需要
公司內部專門研發
優點：針對性強
缺點：需要專門的可重用設計團隊，需要花費比一般設計更多的時間
購買第三方IP
優點：速度快，選擇範圍大
缺點：費用高，需對第三方IP的規範性和質量進行判斷或驗證
流程
基本門（電路與版圖）?邏輯組合?功能模塊?子係統?係統總成
基於原理圖，與實現工藝有關，要求設計者有微電子背景
..............................