3D封裝的發展動態與前景(doc 11頁)

3D封裝的發展動態與前景內容摘要：
1、為何要開發3D封裝
　　迄今為止，在IC芯片領域，SoC（係統級芯片）是最高級的芯片；在IC封裝領域，SiP（係統級封裝）是最高級的封裝。 SiP涵蓋SoC，SoC簡化SiP。SiP有多種定義和解釋，其中一說是多芯片堆疊的3D封裝內係統集成（System-in-3D Package），在芯片的正方向上堆疊兩片以上互連的裸芯片的封裝，SIP是強調封裝內包含了某種係統的功能。3D封裝僅強調在芯片正方向上的多芯片堆疊，如今3D封裝已從芯片堆疊發展占封裝堆疊，擴大了3D封裝的內涵。（1）手機是加速開發3D封裝的主動力，手機已從低端（通話和收發短消息）向高端（可拍照、電視、廣播、MP3、彩屏、和弦振聲、藍牙和遊戲等）發展，並要求手機體積小，重量輕且功能多。為此，高端手機用芯片必須具有強大的內存容量。2005年要求256Mb代碼存儲，1Gb數據存儲；2006年要求1Gb代碼存儲，2Gb數據存儲，於是誕生了芯片堆疊的封裝（SDP），如多芯片封裝（MCP）和堆疊芯片尺寸封裝（SCSP）等；[1]（2）在2D封裝中需要大量長程互連，導致電路RC延遲的增加。為了提高信號傳輸速度，必須降低RC延遲。可用3D封裝的短程垂直互連來替代2D封裝的長程互連；（3）銅互連、低k介質層和CMP已成為當今CMOS技術中的一項標準工藝。隨著芯片特征尺寸步入納米尺度，對低k介質層要求越來越高，希望采用純低k（k＜2.8）介質層。然而事與願違，ITRS曾三次（三個節點）延期向低k介質層的切換。2003年底在Sematech聯盟主辦的一次研討會上，與會者認為，為改良IC互連麵進行的低k材料研究有可能接近某種實際極限，未來應更多注重改進設計及製造低k介質層的能力，這表明實施SoC的難度。這就是開發3D封裝的三條理由。從此，3D封裝如雨後春筍般地蓬勃發展。
2、芯片堆疊
　　手機已成為高密度存儲器最強、最快的增長動力，它正在取代PC成為高密度存儲器的技術驅動，在2008年手機用存儲器可能超過PC用存儲器。用於高端手機的高密度存儲器要求體積小、容量大，勢必采取芯片堆疊。芯片堆疊的封裝主要兩種，一是MCP，二是SCSP。MCP涵蓋SCSP，SCSP是MCP的延伸，SCSP的芯片尺寸比MCP有更嚴格的規定。通常MCP是多個存儲器芯片的堆疊，而SCSP是多個存儲器和邏輯器件芯片的堆疊。
2.1 芯片堆疊的優缺點
　　2004年3月Sematech預言，3D芯片堆疊技術將會填補現行的CMOS技術與新奇技術（如碳納米管技術）之間的空白。芯片堆疊於1998年開始批量生產，絕大多數為雙芯片堆疊，如圖1所示。[2]到2004年底ST微電子已推出堆疊9個芯片的MCP，MCP最具經濟效益的是4～5個芯片的堆疊。芯片堆疊的優缺點、前景和關係如表1所示，表1給出了芯片堆疊與封裝堆疊的比較。[3]由於芯片堆疊在X和Y的2D方向上仍保持其原來的尺寸，並在Z方向上其高度控製在1mm左右，所以很受手機廠商的青睞。芯片堆疊的主要缺點是堆疊中的某個芯片失效，整個芯片堆疊就報廢。
2.2 芯片堆疊的關鍵技術
　　芯片堆疊的關鍵技術之一是圓片的減薄技術，目前一般綜合采用研磨、深反應離子刻蝕法（DRIE）和化學機械拋光法（CMP）等工藝，通常減薄到小於50μm，當今可減薄至10～15μm，為確保電路的性能和芯片的可靠性，業內人士認為晶圓減薄的極限為20μM左右，表2給出對圓片減薄的要求，即對圓片翹曲和不平整度（即粗糙度）提出的具體控製指標。
..............................