關於模擬布局技術的要領與應用(doc 16頁)

關於模擬布局技術的要領與應用內容提要：
在布線時，模擬器件和數宇器件都需要這些類型的電容，都需要靠近其電源引腳連接一個旁路電容，此電容值通常為0.1?F。係統供電電源側需要另一類去耦電容，通常此電容值大約為10?F。
這些電容的位置如圖1所示。電容取值範圍為推薦值的1/10至10倍之間。但引腳須較短，且要盡量靠近器件(為0.1?F 電容)或供電電源(為10?F電容)。
在模擬布線設計中旁路電容通常用於旁路電源上的高頻信號，如果不加旁路電容，這些高頻信號可能通過電源引腳進入敏感的模擬芯片。一般來說，這些高頻信號的頻率超出模擬器件抑製高頻信號的能力。如果在模擬電路中不使用旁路電容的話，就可能在信號路徑上引入噪聲，更嚴重的情況甚至會引起振動。
而對於控製器和處理器這樣的數字器件來說，同樣需要去耦電容，但原因不同。這些電容的一個功能是用作“微型”電荷庫，這是因為在數字電路中，執行門狀態的切換(即開關切換)通常需要很大的電流，當開關時芯片上產生開關瞬態電流並流經電路板，有這額外的“備用”電荷是有利的。如果執行開關動作時沒有足夠的電荷，會造成電源電壓發生很大變化。電壓變化太大，會導致數字信號電平進入不確定狀態，並很可能引起數字器件中的狀態機錯誤運行。流經電路板走線的開關電流將引起電壓發生變化，由於電路板走線存在寄生電感，則可采用如下公式計算電壓。
電源線和地線的位置良好配合，可以降低電磁幹擾(EMl)的可能性。如果電源線和地線配合不當，會設計出係統環路，並很可能會產生噪聲。電源線和地線配合不當的PCB設計示例如圖2所示。在此電路板上，使用不同的路線來布電源線和地線，由於這種不恰當的配合，電路板的電子元器件和線路受電磁幹擾(EMI)的可能性比較大。
..............................