SAP-1 CPU及計算機的組成架構介紹(ppt 48頁)

SAP-1 CPU及計算機的組成架構介紹目錄：
一、SAP-1 CPU及計算機的組成架構簡介
二、SAP-1 CPU指令、尋址法、程序設計
三、16*8的ROM設計與仿真
四、SAP-1 CPU設計與仿真

SAP-1 CPU及計算機的組成架構介紹內容提要：
SAP-1 CPU及計算機的組成架構簡介：
所有寄存器是以三態(three state)輸出方式，連接至webus上。雖然現在不是使用傳統TTL電路組成，而是使用CPLD&FPGA類型組件來實現它，這也就意味著圖1的一些功能方塊或一些控製線需要作部分調整或修改，但無論如何對於每個方塊所扮演的角色，是絕對有必要了解的！
說明：
1.程序計數器
它是一個4Bits的計數器,計數範圍由0~15。主要功用是記錄下每個執行的指令地址,並把這個地址傳送至MAR寄存器存放。
2.輸入與MAR(Memory Access Register)
這個方塊應分成兩個部分,一個是接受由“輸入”部分輸入到RAM內存的外部程序和數據,另一部分“MAR”是用來在CPU執行上述所加載的程序時,暫存下一個要執行的指令地址。
3.16×8 RA
這個RAM和其它的部分構成圖10-1的SAP-1計算機,而且它的內存大小共有16地址×8位。所以這個RAM的地址總線是4bit,地址編碼是由0000,0001,0010…1111,這個地址內容是由上述MAR傳送過來,然後通過譯碼將地址存放的8位數據或指令輸出至Wbus。

..............................