采用VHDL進行高層次設計.

使用VHDL進行數字電路設計
高層次設計方法
ASIC技術的發展
電路係統設計方法
自定向下的設計流程
設計描述風格
ASIC技術的發展
由於所設計的係統的規模已從幾十幾百門增加到幾萬幾十萬門，使得從前電子工程師所熟悉的畫電路圖、真值表和卡諾圖的設計方法已經遠遠不能滿足數字係統的複雜性要求
ASIC技術的發展
高層次設計方法──HLD(High Level Design)是從八十年代末以來，最新專用集成電路設計的、最先進的設計方法，它為用戶設計更大規模、更高水平、性能優良的數字係統提供了可靠的保證
HLD符合目前對電路的兩個要求
Time to Market：對於通信領域來說，快速推出市場需要的係統具有非常重要的價值，HLD使得快速設計較大的芯片成為可能。
SOC：目前對數子係統的需求是規模越來越大，HLD非集成電路專業背景的通信廠商設計大規模芯片提供了可能

..............................