PCB幾種測試與設計規程講解(doc 6)

1、 什麼是可測試性
2、為什麼要發展測試友好技術
3、文件資料怎樣影響可測試性
4、良好的可測試性的機械接觸條件
5、最佳可測試性的電氣前提條件
6、改進可測試性
7、關於快閃存儲器和其它可編程元件
8、對於邊界掃描（JTAG）應注意什麼

隨著微型化程度不斷提高，元件和布線技術也取得巨大發展，例如 BGA外殼封裝的高集成度的微型IC，以及導體之間的絕緣間距縮小到0.5mm，這些僅是其中的兩個例子。電子元件的布線設計方式，對以後製作流程中的測試能否很好進行，影響越來越大。下麵介紹幾種重要規則及實用提示。
通過遵守一定的規程（DFT-Design for Testability，可測試的設計），可以大大減少生產測試的準備和實施費用。這些規程已經過多年發展，當然，若采用新的生產技術和元件技術，它們也要相應的擴展和適應。隨著電子產品結構尺寸越來越小，目前出現了兩個特別引人注目的問題：一是可接觸的電路節點越來越少；二是像在線測試（In-Circuit-Test）這些方法的應用受到限製。為了解決這些問題，可以在電路布局上采取相應的措施，采用新的測試方法和采用創新性適配器解決方案。第二個問題的解決還涉及到使原來作為獨立工序使用的測試係統承擔附加任務。這些任務包括通過測試係統對存儲器組件進行編程或者實行集成化的元器件自測試（Built-in Self Test，BIST，內建的自測試）。將這些步驟轉移到測試係統中去，總起來看，還是創造了更多的附加價值。為了順利地實施這些措施，在產品科研開發階段，就必須有相應的考慮。

..............................