電源完整性和地彈噪聲的高速PCB仿真(doc 10頁)

電源完整性和地彈噪聲的高速PCB仿真內容提要：
隨著信號的沿變化速度越來越快，今天的高速數字電路板設計者所遇到的問題在幾年前看來是不可想象的。對於小於1納秒的信號沿變化，PCB板上電源層與地層間的電壓在電路板的
各處都不盡相同，從而影響到IC芯片的供電，導致芯片的邏輯錯誤。為了保證高速器件的正確動作，設計者應該消除這種電壓的波動，保持低阻抗的電源分配路徑。
為此，你需要在電路板上增加退耦電容來將高速信號在電源層和地層上產生的噪聲降至最低。你必須知道要用多少個電容，每一個電容的容值應該是多大，並且它們放在電路板上什麼位置最為合適。一方麵你可能需要很多電容，而另一方麵電路板上的空間是有限而寶貴的，這些細節上的考慮可能決定設計的成敗。
……

為了理解對電路板的設計，首先考慮xDSM電路板的裸板(未安裝器件)特性。根據電路板上高速信號的上升時間，你需要了解電路板在頻域直到2GHz範圍內的特性。圖2所示為一個正弦信號激勵電路板諧振於0.54GHz時的電壓分布情況。同樣，電路板也會諧振於0.81GHz和0.97GHz以及更高的頻率。為了更好地理解，你也可以在這些頻率的諧振模式下仿真電源層與地層間電壓的分布情況。
……

為了達到這麼寬的帶寬，通常需要在MHz信號區域放置很多高頻瓷片電容，在kHz信號區域放置體積較大的電解電容。這些電容矩陣與其它器件共同占用寶貴的電路板空間。在反複試驗的設計方法中，物理原型是不可缺少的，而虛擬原型技術使設計者可以在不需要物理原型的基礎上解決這個問題。
為PCB板設計PDS，例如此例中的xDSM板，使用SIwave可以在IC芯片處放置一個端口，計算電路板在適當帶寬內的輸入阻抗。圖5中紅色曲線顯示的是電路板上無電容時的阻抗。阻抗軸與頻率軸都取對數坐標。仿真顯示了電路板本身電容的影響而忽略了經過電源的低感應電流回路。從圖中可以看出，阻抗隨著頻率的減少而增加，但由於經過電源的回路也有低阻抗，因此這種關係並不是嚴格的。　

..............................