確保信號完整性的電路板設計準則(doc 10頁)

確保信號完整性的電路板設計準則內容摘要：
　　隨著 IC 輸出開關速度的提高，不管信號周期如何，幾乎所有設計都遇到了信號完整性問題。即使過去你沒有遇到 SI 問題，但是隨著電路工作頻率的提高，今後一定會遇到信號完整性問題。
　　信號完整性問題主要指信號的過衝和阻尼振蕩現象，它們主要是 IC 驅動幅度和跳變時間的函數。也就是說，即使布線拓撲結構沒有變化，隻要芯片速度變得足夠快，現有設計也將處於臨界狀態或者停止工作。我們用兩個實例來說明信號完整性設計是不可避免的。
　　實例之一︰在通信領域，前沿的電信公司正為語音和數據交換生產高速電路板 ( 高於 500MHz) ，此時成本並不特別重要，因而可以盡量采用多層板。這樣的電路板可以實現充分接地並容易構成電源回路，也可以根據需要采用大量離散的端接器件，但是設計必須正確，不能處於臨界狀態。
　　SI 和 EMC 專家在布線之前要進行仿真和計算，然後，電路板設計就可以遵循一係列非常嚴格的設計規則，在有疑問的地方，可以增加端接器件，從而獲得盡可能多的 SI 安全裕量。電路板實際工作過程中，總會出現一些問題，為此，通過采用可控阻抗端接線，可以避免出現 SI 問題。簡而言之，超標準設計可以解決 SI 問題。
　　實例之二︰從成本上考慮，電路板通常限製在四層以內 ( 裏麵兩層分別是電源層和接地層 ) 。這極大限製了阻抗控製的作用。此外，布線層少將加劇串擾，同時信號線間距還必須最小以布放更多的印製線。另一方麵，設計工程師必須采用最新和最好的 CPU 、內存和視頻總線設計，這些設計就必須考慮 SI 問題。

..............................