淺談建立時間與保持時間(doc 7頁)

淺談建立時間與保持時間內容提要：
建立時間（Tsu：set up time）是指在時鍾沿到來之前數據從不穩定到穩定所需的時間，如果建立的時間不滿足要求那麼數據將不能在這個時鍾上升沿被穩定的打入觸發器；保持時間（Th：hold time）是指數據穩定後保持的時間，如果保持時間不滿足要求那麼數據同樣也不能被穩定的打入觸發器。
在FPGA設計的同一個模塊中常常是包含組合邏輯與時序邏輯，為了保證在這些邏輯的接口處數據能穩定的被處理，那麼對建立時間與保持時間建立清晰的概念非常重要。下麵在認識了建立時間與保持時間的概念上思考如下的問題。
..............................