高效率同步降壓型轉換器的版圖設計研究課程(DOC 49頁)

第1章．.....課題整體框架.....1
1.1課題任務.....1
1.2課題要求.....1
1.3研究意義.....2
第2章．.....設計方案.....3
2.1 軟件部分.....3
2.1.1 軟件工具.....3
2.1.2 cadence操作說明.....3
2.2 集成電路版圖可靠性需要避免的三大效應.....7
2.2.1 PAE.....7
2.2.2 Latch_up.....8
2.2.3 ESD效應.....11
2.3 子模塊版圖.....14
2.3.1 LDO模塊.....14
2.3.2 UVLO模塊.....15
2.3.3 freq_comp模塊.....16
2.3.4 control_logic模塊.....17
2.3.5 current_sense模塊.....18
2.3.6 EN模塊.....19
2.3.7 HS_control模塊.....19
2.3.8 OCP模塊.....20
2.3.9 EA_compensation模塊.....21
2.3.10 AAM模塊.....22
2.3.11 Driver_HS模塊.....23
2.3.12 Driver_Bootstrap模塊.....24
2.3.13 OSC模塊.....25
2.3.14 Driver_LS模塊.....26
2.3.15 EA_core模塊.....26
2.4 頂層版圖.....27
2.4.1 頂層版圖布局.....27
2.4.2 頂層版圖.....28
第3章．.....實現功能.....29
3.1 實現功能描述.....29
3.2 部分模塊功能介紹.....30
第4章．.....調試與實現.....31
4.1 調試中遇到的重點與難點.....31
4.1.1 不接Power的Nwell.....31
4.1.2 高壓器件的第五端.....32
4.2 解決方案.....34
4.2.1 不接Power的Nwell的解決方案.....34
4.2.1 高壓器件的第五端的連接方式.....36
4.3 實現展示.....41
4.3.1 高壓器件的第五端連接正確之後的驗證.....41
第5章．.....總結.....42
參考文獻.....43
致謝.....44
附錄.....45
附錄一：IC版圖設計中電阻的匹配基礎篇.....45
..............................