CSP芯片規模裝配的可靠性(doc 21頁)

CSP芯片規模裝配的可靠性內容摘要：
　　板麵焊接點可靠性信息的獲得對於芯片規模包裝(CSP, chip-scale backage)的廣泛實施是關鍵的。本文比較三個不同的CSP概念及其裝配的可靠性。另外，將使用一個修飾的Coffin-Manson關係，對一個專門的溫度循環範圍，設計出有關幾種低輸入/輸出(I/O)包裝的焊接點可靠性的循環數據文獻。由噴氣推進實驗室(JPL, Jet Propulsion Laboratory, Pasadena, CA)組織了一個微型BGA協會，來探討有關包裝類型、I/O數、PWB材料與類型和製造變量對品質和電路板可靠性的相互作用的技術問題。這裏呈現給大家的是來自這個課題的最新結果。
小型化的趨勢
　　通孔(through-hole)和表麵貼裝(surface-mount)集成電路(IC)包裝的預計用量根據市場的來源有很大的不同。來自BPA, UK的一項計劃如圖一所示。幾個趨勢是明顯的。
　　雙排引腳包裝(DIP, dual in-line package)預計用量上減少最多，從1996年的160億在十年內減少到大約50億，或者每年減少10億。相反，表麵貼裝包裝的用量，包括PQFP (plastic quad flat pack)，預計在下一個十年內會增加。預計在五年內增加70~180億，並且在另外的五年內幾乎是穩定水平，隻增加20億。在十年內，COB(chip on board)預計從50億增加到130億，圖一中未顯示出。
　　CSP和倒裝芯片(flip-chip)包裝的用量上的增加是相同的。預計在2006年達到60億。相反，在相同十年裏BGA的增加預計是最小的，達到隻有15億的總用量。對BGA的預計表明也許這些包裝隻是一個踏步石，工業將更廣泛地接受倒裝芯片(flip chip)和芯片規模包裝(CSP)，因為它們更好地滿足小型化應用的要求。

..............................