低電壓數字係統電源設計技術(DOC 6頁)
低電壓數字係統電源設計技術(DOC 6頁)內容簡介
在計算機和通信領域，為了降低係統功耗提高電源效率，係統工作電壓越來越低；另外，隨著信息技術和微電子工藝技術的高速發展，器件的特征尺寸越來越小，集成電路的電源電壓也越來越低。低電壓器件的成本更低，性能更優，所以各大半導體公司都將
3
．
3V
、
2.5V
等低電壓集成電路作為推廣重點，如高端的
DSP
、
PLD
／
FPGA
產品已廣泛采用
3.3V
、
2
．
5V
甚至
1
．
8V
、
1 5V
供電。因此，低電壓數字係統的電源設計，是電子工程師麵臨的嚴峻挑戰
..............................
..............................
上一篇：電路原理圖設計(DOC 22頁)
下一篇：創意設計技法(DOC 27頁)
用戶登陸
工藝技術熱門資料
工藝技術相關下載