CMOS集成電路製造工藝(doc 16)

一、基本的製備工藝過程
二、襯底材料的製備
三、懸浮區熔法
四、直拉法
五、光刻膠塗覆
六、掩模與曝光
七、顯影
八、刻蝕與膠剝離

從電路設計到芯片完成離不開集成電路的製備工藝，本章主要介紹矽襯底上的CMOS集成電路製造的工藝過程。有些CMOS集成電路涉及到高壓MOS器件（例如平板顯示驅動芯片、智能功率CMOS集成電路等），因此高低壓電路的兼容性就顯得十分重要，在本章最後將重點說明高低壓兼容的CMOS工藝流程。

一、基本的製備工藝過程
CMOS集成電路的製備工藝是一個非常複雜而又精密的過程，它由若幹單項製備工藝組合而成。下麵將分別簡要介紹這些單項製備工藝。
1.襯底材料的製備
任何集成電路的製造都離不開襯底材料——單晶矽。製備單晶矽有兩種方法：懸浮區熔法和直拉法，這兩種方法製成的單晶矽具有不同的性質和不同的集成電路用途。
二、懸浮區熔法
懸浮區熔法是在20世紀50年代提出並很快被應用到晶體製備技術中。在懸浮區熔法中，使圓柱形矽棒固定於垂直方向，用高頻感應線圈在氬氣氣氛中加熱，使棒的底部和在其下部靠近的同軸固定的單晶籽晶間形成熔滴，這兩個棒朝相反方向旋轉。然後將在多晶棒與籽晶間隻靠表麵張力形成的熔區沿棒長逐步向上移動，將其轉換成單晶。
懸浮區熔法製備的單晶矽氧含量和雜質含量很低，經過多次區熔提煉，可得到低氧高阻的單晶矽。如果把這種單晶矽放入核反應堆，由中子嬗變摻雜法對這種單晶矽進行摻雜，那麼雜質將分布得非常均勻。這種方法製備的單晶矽的電阻率非常高，特別適合製作電力電子器件。目前懸浮區熔法製備的單晶矽僅占有很小市場份額。

..............................