外延工藝在集成電路製造產業中的應用(doc 5頁)

外延(Epitaxy, 簡稱Epi)工藝是指在單晶襯底上生長一層跟襯底具有相同晶格排列的單晶材料，外延層可以是同質外延層(Si/Si)，也可以是異質外延層(SiGe/Si 或SiC/Si等)；同樣實現外延生長也有很多方法，包括分子束外延(MBE)，超高真空化學氣相沉積(UHV/CVD)，常壓及減壓外延(ATM & RP Epi)等等。本文僅介紹廣泛應用於半導體集成電路生產中襯底為矽材料的矽(Si)和鍺矽(SiGe)外延工藝。
根據生長方法可以將外延工藝分為兩大類(表1)：全外延(Blanket Epi)和選擇性外延(Selective Epi, 簡稱SEG)。工藝氣體中常用三種含矽氣體源：矽烷(SiH4)，二氯矽烷(SiH2Cl2, 簡稱DCS) 和三氯矽烷(SiHCl3, 簡稱TCS)；某些特殊外延工藝中還要用到含Ge和C的氣體鍺烷(GeH4)和甲基矽烷(SiH3CH3)；選擇性外延工藝中還需要用到刻蝕性氣體氯化氫(HCl)，反應中的載氣一般選用氫……
..............................