印刷電路板的抗幹擾設計原則(doc 8頁)

一 電源線布置
二 地線布置
三 去耦電容配置
四 器件配置
五 功率線、交流線和信號線分開走線
六 其它原則
七　用好去耦電容
八　降低噪聲和電磁幹擾的經驗

一 電源線布置：
1、根據電流大小，盡量調寬導線布線。
2、電源線、地線的走向應與資料的傳遞方向一致。
3、在印製板的電源輸入端應接上10~100μF的去耦電容。
二 地線布置：
1、數字地與模擬地分開。
2、接地線應盡量加粗，致少能通過3倍於印製板上的允許電流，一般應達2~3mm。
3、接地線應盡量構成死循環回路，這樣可以減少地線電位差。
三 去耦電容配置：
1、印製板電源輸入端跨接10~100μF的電解電容，若能大於100μF則更好。
2、每個集成芯片的Vcc和GND之間跨接一個0.01~0.1μF的陶瓷電容。如空間不允許，可為每4~10個芯片配置一個1~10μF的鉭電容。
3、對抗噪能力弱，關斷電流變化大的器件，以及ROM、RAM，應在Vcc和GND間接去耦電容。
4、在單片機複位端“RESET”上配以0.01μF的去耦電容。
5、去耦電容的引線不能太長，尤其是高頻旁路電容不能帶引線。
四 器件配置：
1、時鍾發生器、晶振和CPU的時鍾輸入端應盡量靠近且遠離其它低頻器件。
2、小電流電路和大電流電路盡量遠離邏輯電路。
……

..............................