USB20設備控製IP核中AHB接口的研究論文(PDF 75頁)

圈2qDSB係統總線拓撲幽???。5
I警I22uSB係統層次結構圖???6
圖2-3uSB通信流?????一?6
幽2’4控製傳輸?????。7
嘲2-5同步傳輸?一，?????8
幽2-6中斷IN傳輸，一¨?????8
幽2-7批域IN傳輸?，一，?9
圖2-8批塒OUT傳輸一???9
幽3-1典型的AMBA係統???????????～?1l
型3之AHB總線結構?一??。12
豳3-3帶wait的AHB傳褊時序???一。15
幽34MaSter總線控製權切換時序酗????。??。16
圈4-1uSBAHBIP麻HJ環境???19
幽4-2uSBAHBIP總體結構模塊分布幽??????22
幽4-3DPRAM例化圈，???，?一25
l鰵}441F13MA方式數據傳輸???一??27
圖415AHBMaster
DMA數據傳輸?????～???一。27
圖4-6AHBSlaveDMA數據傳輸????????一。28
圖47寄存器數據傳輸???28
圖5-1
MUX模塊電路I璺l???～???“¨～?，?????一?～?。38
圖6-lMaster狀態轉換酗????～4l
幽6-2Master產生burst類刪的一般流鞋圈44
Master對DPRAM止常讀時序??一45
幽64Master瀆DPRAM時，hreadym一=045
豳6-5Master讀DPRAM時hgrantmj=0?????46
圖6-6Maxter讀DPKAM時，burst結糶?????，?46
圈6-7Master讀DPRAM時，DMA結束??～一。47
幽6-8Master讀DPRAM時，SINGLE傳輸?????～??47
幽6-9Slave狀態轉換凹?¨?48
斟6-t0Slave讀DPRAM的正常時序????????52
圖6-11BUSY時。Slave讀DPRAM的時序52
幽6-12IDLE時，Slave讀DPRAM的時序?????，??53
幽6-13Slave處理提前終】tburst傳輸的時序(hsel變化)????。?????～?53
圈6-14Master、Slave同時讀緩衝的情況?一¨??54
圖6-15Master、Slave同時弓緩衝的情況????¨¨???54
{笙l6-16外部DMA控製器接口時序幽～?5S
圖71Master讀操作時序???????一?57
幽7-2Slave寫操作時序?
幽7-3SlaveDMA接口時序?????
..............................